Способы представления переключательных функций

ЛАБОРАТОРНАЯ РАБОТА № 1

Короткие теоретические сведения

Маршрут проектирования цифровых устройств на базе ПЛИС конторы Xilinx

Для сотворения цифрового устройства на базе ПЛИС Xilinx нужно выполнить последующую последовательность операций:

1) сделать новый проект, указав серию, тип ПЛИС и средств синтеза;

2) создать описание проектируемого устройства в схемотехнической (с внедрением схемотехнического редактора), алгоритмической (с внедрением графа Способы представления переключательных функций состояний конечного автомата) либо текстовой (с внедрением языков описания аппаратуры – hardware description languages, HDL) формах;

3) выполнить синтез устройства;

4) провести проверку проекта способом многофункционального моделирования;

5) выполнить размещение и трассировку проекта в кристалл;

6) провести окончательную верификацию проекта способом временного моделирования;

7) загрузить конфигурационные данные проекта в кристалл (выполнить программирование ПЛИС).

Операции многофункционального и временного Способы представления переключательных функций моделирования не являются неотклонимыми, но позволяют существенно уменьшить общее время разработки устройства за счет ранешнего обнаружения вероятных ошибок.

Программирование ПЛИС при помощи языка VHDL

К современным HDL‑языкам относятся VHDL (Very High Speed HDL) и Verilog.

Проект на VHDL состоит из макросов, на базе которых строится описание схемы в целом Способы представления переключательных функций. Структура макроса имеет вид, показанный на рис. 1.1.

Рис. 1.1. Структура макроса, написанного на языке VHDL

Методы представления переключательных функций (ПФ)

Функция именуется переключательной (булевой), если она воспринимает значения также как и ее аргументы, и находится в зависимости от аргументов .

Есть последующие методы представления (ПФ):

1) табличный;

2) номером ПФ;

3) указанием номеров наборов, на которых Способы представления переключательных функций ПФ равна единице;

4) указанием номеров наборов, на которых ПФ равна нулю;

5) представление ФП в Совершенной дизъюнктивной обычной форме (СовДНФ);

6) Представление ФП в Совершенной конъюнктивной обычной форме (СовКНФ);

7) графический.

Для записи ПФ в СовДНФ употребляется вспомогательная функция, которая именуется конституентой единицы (КЕ). Обозначение: .

КЕ – это ПФ ‑аргументов, равная единице лишь Способы представления переключательных функций на одном ‑м наборе. КЕ представляет собой простое произведение (конъюнкцию) ‑аргументов, взятых с инверсиями либо без.

СовДНФ ПФ записывается последующим образом:

1. Выписывается ряд произведений всех аргументов и соединяется знаками дизъюнкции. Число произведений равно числу единиц ПФ.

2. Под каждым произведением записывается номер (двоичный набор), на котором ПФ равна единице Способы представления переключательных функций. Над аргументом, стоящим напротив нуля, ставится инверсия.

Для записи ПФ в СовКНФ употребляется вспомогательная функция, которая именуется конституентой нуля (КН). Обозначение: .

КН – это ПФ ‑аргументов, равная нулю лишь на одном ‑м наборе. КН представляет собой простую дизъюнкцию всех аргументов, взятых с инверсиями либо без.

СовКНФ ПФ появляется последующим образом:

1. Записываются Способы представления переключательных функций конъюнкции простых дизъюнкций всех аргументов. Число дизъюнкций равно числу нулей ПФ.

2. Под каждой дизъюнкцией записывается двоичное число номера набора, на котором ПФ равна нулю. Над аргументом, стоящим напротив единице, ставится инверсия.

Карта Карно – это разновидность табличного метода ПФ (таблицы истинности), которые позволяют просто выполнить операцию минимизации и Способы представления переключательных функций отыскать наименьшую ДНФ (МДНФ) и наименьшую КНФ (МКНФ).

Число клеток в карте Карно равно числу наборов ПФ. Любая клеточка соответствует определенному набору. В карте Карно строке и столбцу, окутанным квадратной скобкой, соответствует прямое значение аргумента, т.е. логическая единица. На неохваченных – логический ноль.

Порядок минимизации ПФ при помощи карт Карно Способы представления переключательных функций при поиске МДНФ:

1. ПФ представляется при помощи карт Карно. При поиске МДНФ нули можно не указывать.

2. Охватываются контурами «соседние» единицы карты. Число единиц в правильном контуре равно (где ). При всем этом требуется, чтоб контуры были максимальны по числу охватываемых единиц, а число всех контуров – наименьшим. При формировании контуров некие Способы представления переключательных функций контуры могут обхватывать единицы из других контуров.

3. Для карт Карно 3-х переменных контур, содержащий одну единицу, подменяют произведением (обычный импликантой), содержащей три буковкы; две примыкающие единицы – 2-мя знаками; четыре примыкающие единицы – одной буковкой; восемь единиц – ПФ константа «1».

4. Приобретенные произведения подменяют знаком дизъюнкции.

Порядок минимизации ПФ при помощи карт Карно при Способы представления переключательных функций поиске МКНФ:

1. ПФ представляется в карте Карно ее нулями, единицы можно не указывать.

2. Образуются контуры, обхватывающие нули.

3. Контуры, содержащие один ноль заменяются простой дизъюнкцией, cодержащей 4 буковкы; 2 нуля – 3 буковкы;4 нуля – 2 буковкы;8 нулей – 1 буковка.

4. Приобретенные простые дизъюнкции соединяются знаками конъюнкции.

Цель работы: исследование методов представления переключательных функций (ПФ Способы представления переключательных функций), построение их логических схем и реализация на языке VHDL.

Начальные данные: ПФ, данная номером (табл. 1.1).

Подготовка к работе: перед выполнением работы изучить теоретический материал по литературе и лекциям, выполнить пункты 1 – 6 задания для получения допуска к выполнению лабораторной работы.

Таблица 1.1. Варианты заданий

№ варианта
ПФ
№ варианта
ПФ

Задание:

1) перейти от задания ПФ номером Способы представления переключательных функций к табличному методу задания ПФ;

2) отыскать СовДНФ и СовКНФ ПФ по ее таблице истинности;

3) при помощи карт Карно отыскать МДНФ и МКНФ ПФ;

4) выстроить в универсальном (булевом) базисе логические схемы (ЛС) ПФ, представленных в виде МДНФ и МКНФ;

5) выстроить временные диаграммы работы ЛС;

6) написать программку на VHDL, реализующую МДНФ и Способы представления переключательных функций МКНФ данной ПФ в редакторе Xilinx ISE;

7) провести моделирование написанной программки в редакторе HDL Bencher;

8) получить конфигурационную последовательность проекта для определенной микросхемы ПЛИС и поглядеть ее в редакторе связей Floorplanner.

Содержание отчета:

1) заглавие, цель работы, задание;

2) проектирование схемы в согласовании с планом задания (п.п. 1 – 6 задания);

3) результаты Способы представления переключательных функций моделирования схемы в схемотехническом редакторе;

4) вид конфигурационной последовательности из редактора связей.

Пример выполнения работы.

Начальные данные: .

1‑й шаг. Переход от задания номером к табличному методу задания ПФ.

Номер функции нужно представить в виде степеней двойки. Так: . Каждой степени числа "2" соответствует определенный номер набора (табл. 1.2). Потому ПФ на 0‑м, 1‑м Способы представления переключательных функций, 3‑м, 4‑м и 7‑м наборах воспринимает единичные значения, на других – нулевые.

Таблица 1.2. Табличное задание ПФ

№ набора Вес набора

2‑й шаг. СовДНФ и СовКНФ для ПФ, данной в табл. 1.2, воспримут вид:

СовДНФ = ; (1.1)

СовКНФ = . (1.2)

3‑й шаг. Нахождение МДНФ и МКНФ при помощи карт Карно.

Карты Карно для ПФ (1.1) и (1.2) показаны на Способы представления переключательных функций рис. 1.2.

Рис. 1.2. Карты Карно для нахождения МДНФ и МКНФ функций (1.1) и (1.2)

Из карт Карно (см. рис. 1.1) найдены:

МДНФ = ; (1.3)

МКНФ = . (1.4)

4‑й шаг. Построение ЛС для ПФ, представленных в виде МДНФ (1.3) и МКНФ (1.4) (рис. 1.3).

5‑й шаг. Построение временных диаграмм для приобретенных ЛС (рис. 1.4).

6‑й шаг. Написание программки на VHDL, реализующей МДНФ и Способы представления переключательных функций МКНФ ПФ в редакторе Xilinx ISE.

Рис. 1.3. Логические схемы, надлежащие МДНФ (а) и МКНФ (б) ПФ

Рис. 1.4. Временная диаграмма для ПФ

Для пуска пакета Xilinx ISE в меню Программки следует избрать группу Xilinx ISE, в какой необходимо выделить строчку Project Navigator и щелкнуть на ней левой кнопкой мыши. При Способы представления переключательных функций всем этом на дисплее монитора появится основное окно Навигатора проекта (рис. 1.5), которое содержит не считая стандартных частей 4 интегрированных окна:

– окно начальных модулей проекта (Sources in Project);

– окно нужных процессов для избранного начального модуля (Processes for Source);

– окно консольных сообщений программных модулей (Console);

– окно редактора текстовых HDL‑описаний проекта.

В окне начальных Способы представления переключательных функций модулей проекта (рис. 1.5) отображается иерархическая структура, состоящая из модулей, в каких содержится описание проектируемого устройства и описание тестовых воздействий, применяемых в процессе моделирования. Каждый тип модуля имеет соответственное графическое обозначение – пиктограмму.

Окно процессов (Processes for Source) (рис. 1.5) указывает маршрут обработки выделенного начального модуля в процессе проектирования устройства. В Способы представления переключательных функций данном окне тщательно показываются все этапы процесса разработки и программирования ПЛИС. Последовательность и содержание шагов определяются типом начального модуля и серией ПЛИС.

Окно консольных сообщений (Console) (рис. 1.5) создано для вывода инфы программных модулей пакета, работающих в консольном режиме. Тут показываются сообщения об ошибках и предупреждения.

Окно интегрированного Способы представления переключательных функций редактора текста (рис. 1.5) становится активным, если для проектируемого устройства либо применяемых библиотек избран метод описания на языке HDL.

Рис. 1.5. Основное окно Навигатора проекта пакета Xilinx ISE

Для сотворения нового проекта следует выполнить команду File основного меню Навигатора проекта, а потом во всплывающем меню избрать строчку New Project. При всем этом появится диалоговое окно Способы представления переключательных функций, показанное на рис. 1.6.

Рис. 1.6. Создание нового проекта в САПР Xilinx ISE 6

В открывшейся диалоговой панели (рис. 1.6) необходимо найти начальные данные, нужные для сотворения проекта:

– заглавие проекта (Project Name);

– диск и каталог, в каком подразумевается расположить проект (Project Location);

– тип модуля верхнего уровня (Top‑Level Module Type).

Для Способы представления переключательных функций сотворения проекта на языке описания аппаратуры (в том числе на VHDL) нужно в меню Top‑Level Module Type (см. рис. 1.6) избрать строчку HDL.

Процедура определения всех нужных характеристик создаваемого проекта заканчивается нажатием кнопки Дальше, находящейся в нижней части панели установки характеристик нового проекта (см. рис. 1.6). В итоге этого Способы представления переключательных функций на дисплее возникает последующее диалоговое окно (рис. 1.7).

Рис. 1.7. Характеристики создаваемого проекта

В окне (см. рис. 1.7) инсталлируются последующие характеристики:

– серия ПЛИС, на базе которой разрабатывается устройство (Device Family);

– тип кристалла (Device), определяющий его логическую ёмкость;

– тип корпуса (Package);

– быстродействие (Speed Grade);

– средство синтеза (Synthesis Tool);

– средство моделирования (Simulator);

– язык программирования (Generated Способы представления переключательных функций Simulation Language).

Установив надлежащие характеристики проекта (см. рис. 1.7) нужно надавить на кнопку Дальше, после этого на дисплее появится окно (рис. 1.8) прибавления новых модулей в проект при его разработке. Нажав Дальше появится окно (рис. 1.9) прибавления имеющихся модулей в новый проект.

Рис. 1.8. Окно прибавления новых модулей при разработке проекта

Рис. 1.9. Окно прибавления имеющихся модулей при Способы представления переключательных функций разработке проекта

В итоге нажатия в окне (см. рис. 1.9) кнопку Дальше, на дисплее появится окно (рис. 1.10) инфы о новеньком проекте (New Project Information). Нажав в окне (рис. 1.10) кнопку Готово, можно перейти к написанию программки.

Рис. 1.10. Окно инфы о новеньком проекте

Для сотворения нового модуля начального описания проекта следует избрать команду New Способы представления переключательных функций Source из раздела Project основного меню. В открывшейся диалоговой панели, показанной на рис. 1.11, нужно избрать тип нового модуля, записать его имя и указать место расположения файла на диске.

Для разработки многофункциональной схемы проекта следует в предложенном перечне диалоговой панели избрать тип создаваемого начального модуля VHDL Module Способы представления переключательных функций, щелкнув на соответственной строке левой кнопкой мыши. Потом необходимо активизировать поле редактирования наименования модуля (файла) File Name и ввести текст имени при помощи клавиатуры. Расширение названии файла устанавливается автоматом в согласовании с избранным типом модуля. Место расположения создаваемого модуля на диске указывается в поле редактирования Location диалоговой панели (рис Способы представления переключательных функций. 1.11). По дефлоту предлагается рабочий каталог текущего проекта. Если флаг индикатора Add to project находится в установленном состоянии, то создаваемый модуль автоматом врубается в состав текущего проекта. Установка значений всех нужных характеристик создаваемого модуля заканчивается нажатием кнопки Next (Дальше), которая находится в нижней части диалоговой панели (рис. 1.11). При всем этом Способы представления переключательных функций раскрывается информационная панель Define VHDL Source, показанная на рис. 1.12.

Рис. 1.11. Диалоговая панель установки характеристик нового модуля проекта

Рис. 1.12. Диалоговое окно задания сигналов ввода-вывода начального модуля

В диалоговом окне Define VHDL Source (см. рис. 1.12) задаются заглавие модуля (поле Entity name), имя архитектуры (Architecture Name), также входные и выходные сигналы модуля. В поле Способы представления переключательных функций Port Name указываются наименования входов и выходов, в поле Direction – их направление (in либо out). Поля MSB и LSB задают разрядность многобитных сигналов (шин). На рис. 1.12 показано задание входных и выходных сигналов для ПФ в МДНФ и МКНФ. Необходимо подчеркнуть, что сигналы ввода-вывода в диалогом окне (см. рис. 1.12) вводить Способы представления переключательных функций не непременно. Их можно добавить на шаге разработки HDL‑описания. По окончании установок характеристик в окне Define VHDL Source (см. рис. 1.12) следует надавить кнопку Дальше. В итоге этого появится окно New Source Information (рис. 1.13).

Рис. 1.13. Окно инфы о новеньком начальном файле

Для перехода к редактированию HDL‑описания в окне (см Способы представления переключательных функций. рис. 1.13) нужно надавить кнопку Готово.

Разработанная программка на языке VHDL приняла вид:

library IEEE; -- Раздел описания библиотек

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity lab1_vhdl is -- Раздел объявления входных и выходных сигналов

Port ( x1 : in std_logic;

x2 : in Способы представления переключательных функций std_logic;

x3 : in std_logic;

y1 : out std_logic;

y2 : out std_logic);

end lab1_vhdl;

architecture Behavioral of lab1_vhdl is -- описание переключательных функций

begin

y1 <= (x1 and x2) or ((not x1) and (not x2)) or (x2 and (not x3)); -- ПФ в виде МДНФ

y2 <= ((not x2) or Способы представления переключательных функций x3) and ((not x1) or x2 or (not x3)); -- ПФ в виде МКНФ

end Behavioral; -- конец программки

Для пуска компиляции программки нужно в окне Sources in Project избрать файл *.vhd, а в окне Processes for Current Source двойным щелчком мыши запустить Synthesize. При отсутствии ошибок следует перейти к моделированию проекта.

7‑й шаг. Моделирование Способы представления переключательных функций программки в редакторе HDL Bencher.

Для моделирования проекта нужно сделать тестовый вектор. Для этого следует избрать команду New Source из раздела Project основного меню. В открывшейся диалоговой панели, показанной на рис. 1.14, нужно избрать тип нового модуля Test Bench Waveform, записать его имя (обычно его именуют по имени Способы представления переключательных функций vhdl-файла с добавлением суффикса _tbw на конце) и указать место расположения файла на диске.

Рис. 1.14. Диалоговая панель установки характеристик тестового вектора начального модуля проекта

После нажатия кнопки Дальше (см. рис. 1.14) появится меню (рис. 1.15), позволяющее установить связь меж тестовым вектором и vhdl‑модулем.

Рис. 1.15. Диалоговое окно установки связи меж тестовым Способы представления переключательных функций вектором и начальным vhdl-описанием

Нажав кнопку Дальше (рис. 1.15), юзер увидит окно инфы о тестовом векторе (рис. 1.16).

Рис. 1.16. Окно инфы о новеньком тестовом векторе

После нажатия кнопки Готово (см. рис. 1.16) появится меню временной инициализации Initialize Timing (рис. 1.17). Группа радиокнопок Design Type задает тип моделируемого проекта исходя из убеждений метода тактирования. Радиокнопка Single Способы представления переключательных функций clock задает единственный сигнал тактирования. Радиокнопка Multiple clocks выбирает тактирование проекта несколькими частотными сигналами. Кнопка Combinatorial Design выбирается в случае моделирования проекта как логической схемы. Кнопки Rising Edge, Falling Edge и Dual Edge выбирают метод тактирования частей памяти только по фронтальному, только по заднему, либо по обоим направлениям. Поля Clock high Способы представления переключательных функций time и Clock low time определяют долгого единичного и нулевого уровня тактовых сигналов. Поле Input setup time задает входную задержку срабатывания запоминающих частей, а Output valid delay – выходную. Поле Time Scale задает единицу конфигурации времени.

Рис. 1.17. Меню временной инициализации

После установки всех нужных характеристик меню (см. рис. 1.17) следует надавить кнопку Способы представления переключательных функций OK. В итоге чего с целью определения входных сигналов запустится HDL Bencher (рис. 1.18). С помощью мыши и клавиатуры нужно задать входные сигналы. При моделировании логических функций нужно задать все наборы. Композиция входных сигналов для функции 3-х переменных показана на рис. 1.19.

Рис. 1.18 Окно программки HDL Bencher

После задания значений входных сигналов Способы представления переключательных функций тестовый вектор нужно сохранить, нажав на пиктограмму Save Waveform, показанную на рис. 1.19 в виде дискеты. После чего нужно закрыть тестовый вектор.

Рис. 1.19 Окно программки HDL Bencher с данными входными сигналами

Для пуска проекта на моделирование нужно в окне Sources in Project избрать файл *.tbw, а в окне Processes Способы представления переключательных функций for Source двойным щелчком мыши во вкладке ModelSim Simulator запустить Generate Expected Simulation Results. После этого на дисплее монитора появится окно программки HDL‑Bencher с плодами моделирования.

Результаты моделирования программки показаны на рис. 1.20.

Рис. 1.20. Результаты моделирования программки

8‑й шаг. Получение конфигурационной последовательности проекта для определенной микросхемы ПЛИС и просмотр размещения проекта Способы представления переключательных функций снутри микросхемы в редакторе связей Floorplanner.

Для получения конфигурационной последовательности в окне Sources in Project нужно сделать активным *.vhdl‑файл, а в окне Processes for Source запустить Generate Programming File.

С целью просмотра размещения проекта снутри микросхемы нужно в меню Программки избрать вкладку Xilinx ISE 6, дальше – Accessories, дальше Способы представления переключательных функций – Floorplanner. В открывшейся программке следует композицией кнопок Ctrl+O вызвать окно открытия файла (рис. 1.21). В этом окне следует избрать файл с расширением *.ngd, имя которого совпадает с именованием *.vhdl‑файла. После этого нужно надавить на кнопку Открыть (рис. 1.21). В итоге этого на экран появится диалоговое окно New Floorplan Способы представления переключательных функций (рис. 1.22), на котором необходимо надавить OK.

Рис. 1.21. Диалоговое окно открытия файла программки Floorplanner

Рис. 1.22. Диалоговое окно New Floorplan программки Floorplanner

После чего раскроется окно программки, показанное на рис. 1.23. В нем размещены подокна Design Hierarchy (структура проекта), Design Nets (связи проекта) и Placement (размещение). Для просмотра куска топологии микросхемы нужно в окне Способы представления переключательных функций Design Hierarchy избрать некий элемент (методом однократного нажатия на него левой кнопки мыши), потом сделать активным окно Placement и с помощью кнопок F8 (прирастить масштаб) и F7 (уменьшить масштаб) достигнуть хотимого уровня детализации (рис. 1.24).

На рис. 1.24 показаны 5 ножек микросхемы, 2 многофункциональных генератора F и G (реализующих СовДНФ и СовКНФ ПФ ), также связи, соединяющие Способы представления переключательных функций многофункциональный генератор F с 3-мя входными ножками и одной выходной.

Контрольные вопросы:

1. Какие операции содержит в себе маршрут проектирования цифровых устройств на базе ПЛИС компании Xilinx.

2. Какова структура макроса.

3. Какие есть методы задания ПФ.

4. Что такое СовДНФ, СовКНФ, МДНФ, МКНФ.

5. Правило образования СовДНФ и СовКНФ.

6. Правило минимизации Способы представления переключательных функций ПФ для нахождения МДНФ и МКНФ.

7. По картам Карно отыскать МДНФ и МКНФ ПФ 4‑х и 5‑ти переменных.

8. По таблице истинности перейти к заданию ПФ 3‑х переменных номером.

9. По данной ПФ выстроить ее ЛС в универсальном базисе.

10. По данной ПФ либо ЛС написать программку на VHDL, её описывающую.

Рис. 1.23. Окно Способы представления переключательных функций программки Floorplanner с загруженным проектом

Рис. 1.24. Кусок топологии микросхемы, реализующей ПФ

ЛАБОРАТОРНАЯ РАБОТА № 2

Исследование мультиплексора

Цель работы: исследование мультиплексора, методов его проектирования, построения логических схем в базисах Пирса и Шеффера, также написание программки на языке VHDL, реализующей мультиплексор в базисах Пирса и Шеффера.

Короткие теоретические сведения. Мультиплексоры производят подключение 1-го из Способы представления переключательных функций входных каналов к выходному под управлением управляющего (адресующего) слова. Разрядности каналов могут быть разными, мультиплексоры для коммутации многоразрядных слов составляются из одноразрядных. Входы мультиплексора делятся на две группы: информационные и адресующие. Одноразрядный мультиплексор "2 в 1" (рис. 2.1) имеет 2 информационных входа и 1 адресный. m‑разрядный мультиплексор "2 в 1" может быть построен на базе Способы представления переключательных функций m одноразрядных мультиплексоров "2 в 1".

Рис. 2.1. Мультиплексор "2 в 1" одноразрядный (а) и 8‑разрядный (б)

Мультиплексор "2 в 1" может быть описан с помощью условного оператора if последующим образом:

if (s = 0)

then y = a;

else y = b.

Мультиплексор "n в 1" может быть построен как цельное устройство, либо на базе нескольких мультиплексоров с наименьшим Способы представления переключательных функций числом входов. Наращивание размерности мультиплексоров может быть при помощи пирамидальной структуры из нескольких мультиплексоров. При всем этом 1-ый ярус схемы представляет собой столбец, содержащий столько мультиплексоров, сколько нужно для получения подходящего числа информационных входов. Все мультиплексоры столбца адресуются одним и этим же кодом, составленным из соответственного числа младших разрядов общего Способы представления переключательных функций адресного кода. Старшие разряды адресного кода употребляются во 2-м ярусе, мультиплексор которого обеспечивает последовательную работу мультиплексоров первого яруса на общий выходной сигнал. Пример построения мультиплексора "4 в 1" на базе пирамидальной структуры, состоящей из мультиплексоров "2 в 1", показан на рис. 2.2.

Начальные данные: приведены в табл. 2.1.

Подготовка к работе: перед выполнением Способы представления переключательных функций работы изучить теоретический материал по литературе и лекциям, выполнить пункты 1 – 8 задания для получения допуска к выполнению лабораторной работы.

Рис. 2.2. Мультиплексор "4 в 1", состоящий из трёх мультиплексоров "2 в 1"

Таблица 2.1. Варианты заданий для построения мультиплексора 3 в 1

№ варианта Вид совершенной формы Вид малой формы Тип конечного базиса
1, 5, 9, 13,17 СовДНФ МДНФ Пирса
2, 6, 10, 14, 18 СовДНФ МДНФ Шеффера
3, 7, 11, 15, 19 СовКНФ Способы представления переключательных функций МКНФ Пирса
4, 8, 12, 16, 20 СовКНФ МКНФ Шеффера

Задание:

1) выстроить таблицу истинности мультиплексора "3 в 1" как цельного устройства;

2) отыскать СовДНФ либо СовКНФ ПФ мультиплексора "3 в 1" по его таблице истинности;

3) при помощи карт Карно отыскать МДНФ либо МКНФ ПФ мультиплексора "3 в 1";

4) перейти от МДНФ либо МКНФ ПФ мультиплексора "3 в 1" к базису Пирса либо Шеффера;

5) выстроить в Способы представления переключательных функций универсальном базисе логическую схему мультиплексора "3 в 1" для его ПФ, данной в виде МДНФ либо МКНФ.

6) выстроить в базисе Пирса либо Шеффера ЛС мультиплексора "3 в 1".

7) выстроить временные диаграммы работы мультиплексора "3 в 1";

8) написать программку, описывающую работу мультиплексора "3 в 1" в базисе Пирса либо Шеффера на языке VHDL;

9) провести моделирование мультиплексора "3 в Способы представления переключательных функций 1" в HDL Bencher;

10) получить конфигурационную последовательность проекта, реализующего мультиплексор "3 в 1" для определенной микросхемы ПЛИС и поглядеть ее в редакторе связей Floorplanner.

Содержание отчета:

1) заглавие, цель работы, задание;

2) проектирование схемы в согласовании с планом задания (п.п. 1 – 8 задания);

3) результаты моделирования схемы мультиплексора "3 в 1" в схемотехническом редакторе.

Пример выполнения работы Способы представления переключательных функций.

Начальные данные: мультиплексор "2 в 1", вид совершенной формы – СовДНФ, вид малой формы – МДНФ, тип конечного базиса – Шеффера.

1‑й шаг. Построение таблицы истинности для ПФ мультиплексора "2 в 1" (табл. 2.2).

Таблица 2.2. Таблица истинности для ПФ мультиплексора "2 в 1" ( – адресный вход, и – информационные входы, – выходной сигнал)

№ набора

2‑й шаг. Нахождение СовДНФ и ПФ мультиплексора "2 в Способы представления переключательных функций 1" по его таблице истинности (см. табл. 2.2):

СовДНФ = . (2.1)

3‑й шаг. Нахождение МДНФ ПФ мультиплексора "2 в 1" при помощи карт Карно:

МДНФ = . (2.2)

4‑й шаг. Переход от МДНФ ПФ мультиплексора "2 в 1" к базису Шеффера.

Для воплощения перехода от ПФ, данной в универсальном базисе, в базис Шеффера либо Пирса, нужно пользоваться законами де Моргана Способы представления переключательных функций:

, (2.3)

, (2.4)

, (2.5)

, (2.6)

также правилами перехода к базисам Пирса либо Шеффера:

, (2.7)

. (2.8)

Применив выражение (2.4) для ПФ (2.2), получим:

. (2.9)

Применив к ПФ (2.9) правило перехода к базису Шеффера (2.8), найдем:

. (2.10)

5‑й и 6‑й этапы. Построение ЛС мультиплексора "2 в 1" в универсальном базисе (для ПФ (2.2)) и базисе Шеффера (для ПФ (2.10)) (рис. 2.3).

7‑й шаг. Построение временных диаграмм для мультиплексора "2 в 1" (рис. 2.4).

Рис Способы представления переключательных функций. 2.3. Логические схемы мультиплексора "2 в 1" в универсальном базисе (а) и базисе Шеффера (б)

Рис. 2.4. Временные диаграммы работы мультиплексора "2 в 1"

8‑й шаг. Программка на VHDL, реализующая мультиплексор "2 в 1" в базисе Шеффера, приняла вид:

library IEEE; -- Раздел описания библиотек

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use Способы представления переключательных функций IEEE.STD_LOGIC_UNSIGNED.ALL;

entity lab2_vhdl is -- Раздел объявления входных и выходных сигналов

Port ( a : in std_logic;

b : in std_logic;

s : in std_logic;

y : out std_logic);

end lab2_vhdl;

architecture Behavioral of lab2_vhdl is -- описание мультиплексора

begin

y <= (not ((not (s and b)) and (not ((not s Способы представления переключательных функций) and a)))); -- ПФ в базисе Шеффера

end Behavioral; -- конец программки

9‑й шаг. Моделирование мультиплексора "2 в 1" в HDL Bencher (рис. 2.5).

10‑й шаг. Получение конфигурационной последовательности мультиплексора "2 в 1" для определенной микросхемы ПЛИС и просмотр размещения проекта снутри микросхемы в редакторе связей Floorplanner (рис. 2.6).

На рис. 2.6 показан многофункциональный генератор G (реализующий ПФ Способы представления переключательных функций мультиплексора "2 в 1"), три входные ножки (L5, K5 и L6) и одна выходная (K6).

Контрольные вопросы:

1. Каково предназначение мультиплексора.

2. Выстроить ЛС мультиплексора "n в 1" в виде МДНФ и МКНФ.

3. Выстроить m‑разрядный мультиплексор "n в 1".

4. Выстроить ЛС мультиплексора "n в 1" в виде пирамидальной структуры на базе данных мультиплексоров с Способы представления переключательных функций наименьшим числом информационных входов.

5. Конвертировать заданную ПФ универсального базиса в базисы Пирса и Шеффера.

6. Выстроить в базисах Пирса и Шеффера ЛС данных ПФ.

7. По данной в базисе Пирса либо Шеффера ПФ (ЛС) написать программку на языке VHDL, её описывающую.

Рис. 2.5. Результаты моделирования мультиплексора "2 в 1"

Рис. 2.6. Результаты размещения мультиплексора "2 в 1" в микросхеме Способы представления переключательных функций XC2V40-4-CS144

ЛАБОРАТОРНАЯ РАБОТА № 3


sposobnost-pereodevatsya-lichnaya-gigiena.html
sposobnost-predpriyatiya-kak-sistemi-k-otsutstviyu-ili-slaboj-reakcii-na-nezhelatelnie-vneshnie-sluchajnie-vozdejstviya-eto-pokazatel-pomehozasheshennost.html
sposobnost-slishat-proishodyashee.html